本项目聚焦于 Verilog 组合逻辑电路 的设计与验证，通过实现基础逻辑门（如与门）并搭建仿真环境，帮助学习者掌握以下核心 ...